

Curs 7: Numărătoare asincrone

Cuprins:

- Definiție, rol, utilizări;
- Clasificarea numărătoarelor;
- Structura internă și funcționarea numărătoarelor binare asincrone;
- Exemple tipice de numărătoare asincrone realizate în circuite integrate;
- Extinderea capacității de numărare
- Realizarea divizoarelor de frecvență cu ajutorul numărătoarelor asincrone;

1. Definiție, rol, utilizări tipice

Numărătoarele sunt structuri secvențiale care pot parcurge un număr de stări distincte ca urmare a aplicării unor impulsuri la intrarea de numărare, intrare ce este de regulă notată prin CK, CP sau Φ . Numărul stărilor distincte este dependent de numărul bistabililor din structură și de modalitatea de codificare a stărilor.

Cele mai importante utilizări ale circuitelor de numărare sunt:

- Contorizarea/Numărarea de evenimente (spre exemplu, numărarea pieselor de pe o linie de producție) – dacă la intrare se aplică semnalul preluat de la un senzor de proximitate;
- Realizarea divizoarelor digitale de frecvență (circuite care reduc frecvența semnalului de intrare cu un factor k);
- Măsurarea timpului – dacă la intrare se aplică un semnal periodic având o perioadă cunoscută și egală cu un submultiplu de secundă (1ms, 10ms, 100ms);
- Implementarea circuitelor de tip *timer* (circuite care generează semnale cu durată de unu logic foarte bine determinată);
- Măsurarea frecvenței – dacă numărăm impulsurile semnalului de intrare într-un interval de timp prestabilit (100ms, 1s);

2. Clasificarea numărătoarelor

Cele mai importante criterii de clasificare a numărătoarelor sunt:

- După sensul de numărare:
 - înainte (sens direct);
 - înapoi (sens invers);
 - bidirecționale sau reversibile (pot număra fie înainte fie înapoi)
 - cu două intrări de numărare;
 - cu o intrare de numărare și o intrare de sens.
- După codul utilizat:
 - numărătoare în cod binar natural;
 - numărătoare în cod BCD;
 - numărătoare Johnson (numărătoare cu ieșirile decodate).
- După modul de comutare a bistabililor:
 - asincrone, semnalul de ceas comandă în mod direct numai primul bistabil, după care ieșirea unui bistabil comandă pe următorul;
 - sincrone, fiecare bistabil este comandat direct de către semnalul de ceas.

3. Numărătoare binare asincrone

Numărătoarele binare asincrone se obțin prin legarea în serie a unor celule de divizare cu 2 a frecvenței semnalului de intrare, așa cum se arată în figura de mai jos.




Fig.1: Structura internă a unui numărător binar asincron

Referitor la schema anterioară se pot face următoarele observații:

- intrarea de ceas a numărătorului este de fapt intrarea în prima celulă de divizare a frecvenței;
- starea numărătorului se obține prin citirea simultană a stărilor logice de la ieșirile celulelor de divizare în următoarea ordine $Q_{N-1} \dots Q_2 Q_1 Q_0$;
- fiecare celulă de divizare cu 2 a frecvenței conține un bistabil configurat în mod corespunzător;
- de regulă se folosește același tip de bistabil pentru toate celulele de divizare din structura numărătorului;
- intrările de ștergere ale bistabililor (nefigurate în desenul anterior) se leagă împreună pentru a realiza intrarea de ștergere a numărătorului.

Modalitatea prin care un bistabil poate fi configurat ca o celulă de divizare cu 2 a frecvenței semnalului digital de intrare este prezentată în figura de mai jos




Fig.2: Modalități de realizare a celulei de divizare cu 2 folosind diverse tipuri de bistabili

Caracteristici generale:

- Prezintă cele mai simple scheme de realizare, motiv pentru care prețul lor este redus.
- Sunt realizate prin cascada unor celule divizoare cu 2 a frecvenței așa cum se poate vedea în figura 1.
- Numărul stărilor distincte este: $N \leq 2^{\text{NUMĂR_BISTABILI}}$.
- Semnalul de numărare se aplică numai primului bistabil al structurii. Comanda celorlalți bistabili se face dinspre bistabilul p spre bistabilul $p+1$.
- Ca o consecință a timpului de propagare prin bistabili, cât și a modului de conectare a acestora în structura numărătorului asincron, trecerea de la numărul i la $i+1$ nu se face direct, așa cum ar fi de

dorit, ci se face printr-o serie de stări intermediare de scurtă durată. Spre exemplu, trecerea de la numărul binar **1111** la **0000** se face prin lanțul de stări intermediare **1111**→**1110**→**1100**→**1000**→**0000**.

- Numărul stărilor intermediare este cu atât mai mare cu cât numărătorul bistabililor din structură este mai mare.
- Stările intermediare sunt fenomene nedorite de care trebuie să se țină seama la proiectarea circuitelor comandate de către ieșirile numărătorului. Dacă ieșirile numărătorului sunt conectate, spre exemplu, la un circuit decodor acesta generează "ciocuri" la anumite ieșiri pe durata stărilor intermediare ale numărătorului.
- Aceste structuri sunt utilizate îndeosebi la realizarea integrată a numărătoarelor de capacități mari: 10, 12, 14 sau chiar 20 de biți.

Exemplu: În fig. 3 se prezintă schema de realizare și simbolul unui numărător binar asincron pe 4 biți constituit din bistabili JK activi pe tranziția negativă a semnalului de ceas. Structuri asemănătoare se pot realiza și cu bistabili de alt tip configurați ca în fig.1.

Pentru acest caz, avem următoarea semnificație a semnalelor:

- Φ intrare de numărare, sensibilă (activă) la tranziția negativă a semnalului aplicat;
- $\bar{R}$ intrare de RESET, de aducere la zero a numărătorului, activă pe nivelul LOW al semnalului aplicat acestei intrări;
- Q_d, Q_b, Q_c, Q_a - ieșirile de numărare a căror stare logică, citite în ordinea indicată, indică în cod binar starea numărătorului (numărul impulsurilor acumulate). Ieșirea Q_d , indică cel mai semnificativ bit al stării numărătorului iar Q_a pe cel mai puțin semnificativ.




Fig. 3. Exemplu de numărător binar asincron pe 4 biți realizat cu bistabili JK

Observații:

- După starea maximă, în cazul de față 1111, la următorul impuls numărătorul trece de la sine în starea zero și continuă numărarea.
- Frecvența semnalelor de ieșire scade la jumătate după fiecare bistabil.
- Numărătorul poate fi utilizat și ca divizor de frecvență a semnalelor digitale.
- În mod natural (fără conexiuni suplimentare, altele decât cele necesare cascaderii), factori de divizare în frecvență ai semnalului de intrare sunt puteri ale lui doi.
- În fig. 5 se arată, pentru situația cea mai defavorabilă, modul de apariție a stărilor intermediare datorită comenzii succesive a bistabililor și timpului de întârziere τ al acestora.
- Numărătoarele asincrone lucrează corect dacă intervalul de timp dintre două tranziții active ale semnalului de ceas este mai mare decât suma întârzierilor introduse de lanțul bistabililor.




Fig. 4. Forma ideală a semnalelor pentru un numărător binar pe 4 biți




Fig. 5. Exemplificarea modului de apariție a stărilor intermediare nedorite – cazul unui numărător asincron pe 4 biți care trece din starea 15 → 0. Stările nedorite (1110, 1100 și 1000) sunt de scurtă durată însă pot fi sesizate de alte circuite dintr-un sistem digital mai amplu.

4. Exemple de numărătoare asincrone realizate integrat

În cele ce urmează sunt prezentate câteva structuri uzuale de numărătoare ce sunt disponibile în circuite integrate dedicate.

♦ Circuitul 74 LS 93 - numărător binar asincron pe 4 biți

- Circuitul este activ pe tranziția negativă a semnalului de ceas.
- Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 8.
- Un numărător binar pe 4 biți, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.
- Ștergerea numărătorului se execută asincron prin $MR1 = MR2 = 1$.




Fig. 6. Circuitul 74LS93: schemă logică, simbol, pinout

♦ Circuitul **74 LS 92** - numărator modulo 12 (divizor cu 12)**(Opțional)**

- Circuitul este activ pe tranziția negativă a semnalului de ceas.
- Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 6.
- Un divizor cu 12, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.
- Ștergerea număratorului se execută în mod asincron prin $MR_1 = MR_2 = 1$.




Fig. 7. Circuitul 74LS 92: schemă logică, simbol, pinout

♦ Circuitul **74 LS 90** - numărator BCD asincron

- Circuitul este activ pe tranziția negativă a semnalului de ceas.
- Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 5.
- Un numărator BCD, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.
- Ștergerea număratorului se execută în mod asincron prin $MR_1 = MR_2 = 1$.
- Prin $MS_1 = MS_2 = 1$, în numărator se încarcă în mod asincron constanta 9.




Fig. 8. Circuitul 74LS90: simbol, pinout

♦ Circuitele: **74 LS 196** - numărator BCD asincron presetabil **(Opțional)**
74 LS 197 - numărator binar presetabil pe 4 biți

- Circuitele sunt active pe tranziția negativă a semnalului de ceas.
- Circuitele sunt organizate în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 5 respectiv cu 8.
- Pentru LS196 un numărator BCD, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.
- Pentru LS197 un numărator binar pe 4 biți, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.
- Ștergerea numărătoarelor se execută în mod asincron pentru $\overline{MR} = 0$.
- Încărcarea paralelă se face în mod asincron prin $\overline{PL} = 0$.




Fig. 9. Circuitul 74LS196 / (74LS197): simbol logic, pinout

5. Cascadarea numărătoare asincrone (Extinderea capacității de numărare)

Extinderea capacității de numărare se face prin conectarea convenabilă a mai multor circuite de capacitate mai mică. Modul de conectare este dependent de circuitele utilizate și de performanțele impuse numărătorului mare ce trebuie realizat.

Cascadarea numărătoarelor asincrone se face simplu, prin interconectarea bitului MSB al numărătorului $n-1$, la intrarea de ceas a numărătorului n . Această metodă este cunoscută sub denumirea de *Ripple Count*. Noua structură, de capacitate mai mare, are tot comportament de numărător asincron.

◆Exemplul 1:

Un numărător asincron de capacitate mare (cu număr mare de ieșiri) se obține prin legarea în cascadă a unui număr convenabil de numărătoare de capacitate mai mică. Modul de conectare este următorul: ieșirea cu ponderea cea mai mare de la circuitul i se leagă la intrarea de ceas a circuitului $i+1$.

În cazul de față, pentru a obține un numărător pe 12 biți avem nevoie de trei circuite 74LS93, conectate ca în figura de mai jos:




Fig. 10. Extinderea capacității de numărare de la 4 biți la 12 biți

Pentru schema anterioară se pot face următoarele precizări:

- fiecare circuit 74LS93 este configurat ca numărător pe 4 biți prin intermediul conexiunii externe dintre Q_0 și $\overline{CP}_1$;
- ieșirea Q_3 de la fiecare circuit este conectată la intrarea $\overline{CP}_0$ a circuitului următor;
- intrările de ștergere $\overline{MR}$ de la toate circuitele sunt legate împreună și formează intrare de ștergere $R1$ a numărătorului de 12 biți. În mod similar se procedează cu intrările $\overline{MR}$ și obținem cea de-a doua intrare de ștergere a numărătorului mare;
- ștergerea numărătorului mare, de 12 biți, se face numai dacă avem simultan $R1=R2=1$. Acest mod de lucru este moștenit de la circuitul 74LS93.

- pentru aplicații în care nu sunt necesare două intrări de ștergere, intrările R1 și R2 se pot lega împreună și obținem o singură intrare de ștergere activă pe unu logic.

◆Exemplul 2:

Pentru realizarea unui numărător zecimal pe trei decade folosim 3 circuite de tip 74LS90 conectate în cascadă, ca în figura de mai jos:




Fig. 11. Extinderea capacității de numărare de la o decadă la trei decade

Referitor la schema anterioară se pot face următoarele precizări:

- semnalul de ceas se aplică doar la intrarea $\overline{CP_0}$ a primului circuit (U1);
- fiecare circuit este configurat ca numărător zecimal pe o decadă prin conexiunea exterioră între $\overline{CP_1}$ și Q0;
- circuitul U1 este folosit pentru unități, U2 pentru zeci iar U3 pentru sute;
- conexiunile dintre Q3 și $\overline{CP_0}$ determină incrementarea circuitului de zeci la fiecare umplere a numărătorului de unități respectiv a celui de sute la fiecare umplere a celui de zeci;
- numărul maxim de stări este egal cu 1000, notate de la 0 până la 999;

numărătorul mare, cu o mie de stări, prezintă două intrări de ștergere active pe unu logic R0(1), R0(2) și două intrări de aducere forțată în starea maximă R9(1), R9(2). Facem precizarea ca starea maximă pentru acest numărător este $999_{10} = 1001\ 1001\ 1001_{BCD}$.

6. Realizarea divizoarelor de frecvență cu ajutorul numărătoarelor asincrone (obligatoriu pentru examen)

Divizorul digital de frecvență este un circuit ce realizează o reducere, cu un anumit coeficient, a frecvenței semnalului de intrare. De regulă, coeficientul de divizare este un număr întreg. Atragem atenția asupra faptului că semnalele de intrare și de ieșire sunt digitale, deci trebuie să respecte nivelele de tensiune asociate prin standard pentru ambele stări logice.

Din analiza semnalelor prezentate în figura 4 se observă destul de clar că un numărător binar poate fi utilizat pentru obținerea unor factori de divizare ce reprezintă puteri ale cifrei 2 (spre exemplu divizare cu 2, cu 4, cu 8, cu 16, etc.).

În diverse aplicații practice apare necesitatea utilizării unor factori de divizare ce nu reprezintă puteri ale cifrei 2, (spre exemplu divizări cu 10). Pentru astfel de cazuri este necesar să utilizăm în mod convenabil facilitatea de ștergere (*Reset*).

În principiu, realizarea unui divizor de frecvență cu factorul de divizare k , este echivalent cu sinteza unui numărător cu k stări distincte. Pentru aceasta este necesar să alegem un numărător binar

cu 2^N stări distincte, însă trebuie avut grijă să fie îndeplinită condiția $k < 2^N$, unde n reprezintă numărul de bistabili ai numărătorului binar.


Dacă nu intervenim în nici un fel asupra numărătorului binar acesta va avea 2^N stări distincte și nu k stări distincte cum dorim noi. Pentru a rezolva această problemă este necesar să împărțim stările numărătorului în două categorii:

- stări permise (stările de la **0** la **$k-1$**) – pe durata acestor stări funcția de ștergere nu trebuie activată;
- stări nepermise (stările mai mari decât **k**) – pe durata acestor stări funcția de ștergere trebuie activată.

Așadar, trebuie proiectat un CLC care primește la intrare starea numărătorului și generează la ieșire un semnal de comandă a intrării de reset a numărătorului binar.

Exemplu: Realizarea unui divizor de frecvență cu 12 folosind structura de numărător binar din figura 3.

Tabelul 1.

Eta pa 1: <i>Determinarea dimensiunii numărătorului binar asincron.</i> Realizarea divizorului este posibilă numai dacă este satisfăcută condiția: $k \leq 2^N$, unde N reprezintă numărul de bistabili ai numărătorului binar. Cu alte cuvinte, coeficientul de divizare trebuie să fie mai mic, sau cel mult egal, cu numărul stărilor distincte de care dispune numărătorul. <i>În cazul de față este necesar un numărător pe 4 biți deoarece $12 \leq 2^4$.</i>																																																																																						
Eta pa 2: <i>Separarea stărilor numărătorului în stări permise și în stări nepermise.</i> Reamintim că realizarea unui divizor de frecvență având factorul de divizare $k=12$ presupune proiectarea unui numărător cu tot atâtea stări distincte. Modul de lucru: - se realizează tabelul de succesiune a stărilor pentru numărătorul pe 4 biți; - primele 12 stări sunt declarate <i>stări permise</i>, iar restul sunt declarate <i>stări nepermise</i>; - pentru stările permise intrarea de ștergere trebuie să fie inactivă $\bar{R} = 1$; - pentru prima stare nepermisă intrarea de ștergere trebuie să fie în mod obligatoriu activă, $\bar{R} = 0$; - pentru restul stărilor nepermise, activarea intrării de ștergere este opțională, poate avea valoarea don't care, deoarece numărătorul nu mai are cum să treacă prin aceste stări. Observații: - numărarea stărilor permise se începe în mod obligatoriu cu starea 0; - prima stare nedorită este "atinsă tangențial", se trece prin ea doar câteva nanosecunde, ea nu este lăsată să existe.	<table border="1" data-bbox="985 968 1196 1493"><tr><th>Q_d</th><th>Q_c</th><th>Q_b</th><th>Q_a</th><th>$\bar{R}$</th></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>0</td><td>0</td><td>1</td><td>1</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td><td>1</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td><td>1</td><td>*</td></tr><tr><td>1</td><td>1</td><td>1</td><td>0</td><td>*</td></tr><tr><td>1</td><td>1</td><td>1</td><td>1</td><td>*</td></tr></table> Stări permise (intrarea de ștergere trebuie să fie inactivă) $\bar{R} = 1$ Stări nepermise (intrarea de ștergere trebuie să fie activă) $\bar{R} = 0$	Q_d	Q_c	Q_b	Q_a	$\bar{R}$	0	0	0	0	1	0	0	0	1	1	0	0	1	0	1	0	0	1	1	1	0	1	0	0	1	0	1	0	1	1	0	1	1	0	1	0	1	1	1	1	1	0	0	0	1	1	0	0	1	1	1	0	1	0	1	1	0	1	1	1	1	1	0	0	0	1	1	0	1	*	1	1	1	0	*	1	1	1	1	*
Q_d	Q_c	Q_b	Q_a	$\bar{R}$																																																																																		
0	0	0	0	1																																																																																		
0	0	0	1	1																																																																																		
0	0	1	0	1																																																																																		
0	0	1	1	1																																																																																		
0	1	0	0	1																																																																																		
0	1	0	1	1																																																																																		
0	1	1	0	1																																																																																		
0	1	1	1	1																																																																																		
1	0	0	0	1																																																																																		
1	0	0	1	1																																																																																		
1	0	1	0	1																																																																																		
1	0	1	1	1																																																																																		
1	1	0	0	0																																																																																		
1	1	0	1	*																																																																																		
1	1	1	0	*																																																																																		
1	1	1	1	*																																																																																		

Etapa 3: Sinteza CLC-ului pentru comanda intrării de ștergere.

CLC-ul primește la intrare starea numărătorului și generează la ieșire un semnal de comandă a intrării de ștergere a numărătorului binar.


Se aplică a doua formă canonică și se ține cont de faptul că simbolul *, poate fi considerată '0' sau '1'

$$\bar{R} = \bar{Q_d} + \bar{Q_c} = \bar{Q_d} \cdot \bar{Q_c}$$

$Q_b Q_a$	$Q_d Q_c$ 00	$Q_d Q_c$ 01	$Q_d Q_c$ 11	$Q_d Q_c$ 10
00	1	1	1	1
01	1	1	1	1
11	0	*	*	*
10	1	1	1	1


Etapa 4: Realizarea schemei logice

Circuitul combinațional pentru comanda intrării de ștergere a numărătorului este conține o singură poartă NAND cu două intrări conectate la Q_D respectiv Q_C .

**Etapa 5: Realizarea schemei electrice folosind circuite integrate standard**

Realizarea divizorului de frecvență cu 12 cu ajutorul circuitului 74LS93 trebuie să ținem cont de următoarele aspecte:

- circuitul trebuie configurat ca numărător binar pe 4 biți (conexiune externă între Q_0 și CP_1);
- poarta NAND din schema rezultată la punctul anterior este disponibilă în interiorul circuitului integrat, (vezi problemele anterioare);
- pentru eliminarea stărilor nedorite sunt necesare următoarele conexiuni externe: $Q_3 \rightarrow MR_1$, $Q_2 \rightarrow MR_2$;


**◆ Realizarea factorilor mari de divizare a frecvenței**

În situația în care factorul de divizare este mai mare decât capacitatea numărătorului se poate recurge la una din soluțiile prezentate mai jos:

- legarea în serie a două divizoare de frecvență, proiectate după modelul prezentat în problema anterioară. Schema de principiu este prezentată mai jos. Acest mod de lucru prezintă dezavantajul că are un timp mare de propagare între intrare și ieșire.



- legarea în paralel a divizoarelor de frecvență și conectarea ieșirilor printr-o poartă AND așa cum se prezintă în figura de mai jos.



Acest mode de lucru prezintă avantajul unui timp mai redus de propagare între intrare și ieșire, mai redus decât în legarea în serie a divizoarelor. Dezavantajul este dat de faptul că, pe lângă cele două divizoare, mai avem nevoie de o poartă suplimentară.